3차원 반도체의 기술과 사업

기사입력 2017.07.01 09:44
댓글 0
  • 카카오 스토리로 보내기
  • 네이버 밴드로 보내기
  • 페이스북으로 보내기
  • 트위터로 보내기
  • 구글 플러스로 보내기
  • 기사내용 프린트
  • 기사내용 메일로 보내기
  • 기사 스크랩
  • 기사 내용 글자 크게
  • 기사 내용 글자 작게

1. 서언

      

최근 PC의 저조 경향에 브레이크가 걸리지 않고, 태블릿도 감소 경향이 보이고 있으며 스마트폰에도 성장세가 약해지고 있다. 이와 같은 변화의 파란을 일으키고 있는 현 시점에서 보면 최근 일련의 전 산업 그리고 반도체업계의 대응 추세가 주목받고 있다.


시장규모 성장의 부진에서 감소 경향이라는 경계감도 나오고 있다. 특히 2015년에 반도체 업계의 M&A(Mergers and Acquisition : 기업의 합병매수)가 상당한 규모로 이어지고 세계 각지에서 일어나고 있어 금액 기준으로 지금까지의 연간 최고를 이미 크게 웃돌고 있다.


시장 Share-up, 사업의 폭의 확장 또는 신시장으로의 대응 강화 등 사업체제의 쇄신을 도모하고 있는 시장 조류 행방의 변화를 어떻게 변경시킬 것인가가 각 기업의 강력 의지가 다양한 형식으로 나타나고 있다.


반도체 미세화 기술에 관해서는 끊임없이 추구하고 있어 5㎚라는 Node로의 접근이 업계 기사로 실리고 있다. 실용 Base에서는 스마트폰용 AP에 14㎚ 제품이 탑재되고 있어 순조로운 진전이 진행되고 있다. 첨단 미세화 기술의 제품화가 반도체업계의 M&A를 촉진하는 요인의 하나로 되고 있는 상황도 보이고 있다.


2-1.png


Moore's Law의 한계론도 계속 나오고, TSV(관통전극)를 구사하는 소형화 및 3차원 실장 그리고 TSV 탑재의 실리콘 Interpose 기술에 의한 SiP(System in Package)화를 도모하는 움직임도 병행하고 있어 전체 조감도의 방향을 보여주고 있다.


대용량, 고성능화, 저전력화에 대해서는 기존 반도체 프로세스, 디바이스 기술의 흐름을 계속 받아서 성장하여 나가고 더해서 소형화, 경량화, 시스템화에 대해서는 3차원 반도체 즉, TSV, 3D-IC 실리콘 Interpose를 시작으로 하는 기술을 구사할 가능성이 점점 높아지고 있다. 3차원 반도체의 최근 일련의 사업화 배합이 더욱 증가하여 구체적인 샘플이 발표되고, 경쟁하는 접근 방법이 계속 나오고 있는 형식이다.


모바일기기에서 카메라 모듈에 사용되는 CMOS 이미지 센서에 TSV 기술을 적용하는 흐름은 이미 정착되고 TSV에 더해서 3D-IC, 실리콘 Interpose 기술 등을 사용한 SiP화를 도모하여 시장을 리드하는 흐름이 한층 더 활발히 되고 있다. 새로이 시장에는 표준화가 기반이 되는 DRAM, Flash 메모리를 시작으로 반도체 메모리의 세계에서도 Hybrid Memory Cube(HMC) Device 및 V-NAND 등 각사에서 경합하는 제품이 발표되고 있다.


이와 같은 흐름에서 당사는 2004년 후반기부터 기술 개발을 하여 2006년부터 2007년의 기술 라이센스, 2008년 이후의 광범위한 3차원 관련 시제작 대응과 3차원 반도체의 사업 대응의 Step을 밟으면서 축적하고 있다.


본 호에서는 당사의 시제작 서비스에 관해서 최신 기술 및 사업의 연구 내용을 제시한다. 이어서 개선되고 다양한 전개가 급속으로 전개되고 있는 3차원 반도체 업계의 최근 일련의 움직임을 시작과 시간축 순으로 마무리하여 제시한다.

 

 

2. ZyCube사의 시제작 서비스 연구

 

TSV(관통전극), 실리콘 Interpose를 시작으로 3차원 반도체 실장기술을 중심으로 사업 전개를 하고 있는 당사이지만 최근 수 년, 그 중에서도 축이 되는 것이 시제작 서비스 대응이다. 고객들의 각각 사양을 기준으로 시제작 및 관련 공정에 있어서의 부분가공을 하는 것과 동시에 Pattern 설계, 재배선 설계 등의 관련 설계 서비스 대응도 폭 넓게 하고 있다. 당사의 시제작 서비스에 대응하는 연구 내용을 아래에 제시한다.


2-2.png


한 번의 시제작에 있어서도 분야, 수준에서 다채로운 것이 있으나 당사가 대응하고 있는 대표적인 예를 그림1에 제시하였다. 몇 개의 공정에 대응하는 부분 가공에 관해서도 서비스 개요를 그림2에 제시하였다. 동사의 시제작 대응은 주로 후쿠오카 개발 센터에서 하고 있고 활용하고 있는 장비를 그림3에 제시하였다.


구체적으로 지금까지 연구하여 온 분야의 시제작 계통을 제시하면 아래와 같다.

• Zycsp TSV 기술, CMOS Image Sensor의 소형화

• Zycsp TSV 기술에 의한 CMOS Image Sensor의 소형화, 고신뢰성화

• 실리콘 Interposer에 의한 SiP 소형화

• 개발과제의 연구


다음으로 시제작 대응을 위한 개발과제 연구의 하나로서 보조사업으로 하고 있는 반도체 Chip에서의 관통전극 형성기술 개발에 관해서 개요를 제시한다.

 

    

3. 반도체 Chip에서의 관통전극 형성 기술 개발

 

본 개발에서는 반도체 Chip에 대한 관통전극(TSV) 형성기술을 시제품 개발을 통해서 확립하였다. 개발 목적은 Wafer Process(가공) 기반의 TSV 형성과 개별 프로세스화 하는 것으로 3차원 LSI 시제작의 대폭적인 저가격화를 도모할 수가 있다는 것이다.

 

○ 개요(TSV Cost와 활용성)

 

반도체 Chip에 대한 관통전극(TSV) 형성기술은 관통전극을 보유한 3차원 반도체의 시제작 Cost 저감을 도모하는 것이다. 관통전극이란 LSI Chip의 이면부터 전기적인 접속을 가능하게 하여 Chip 표면 전극하의 기판(통상 실리콘기판)에 천공을 하여 전극을 형성한 것이다. 모듈의 소형 경량화나 센서와 Logic LSI, 메모리 Chip 등 이종 디바이스 집적에 효과적인 실장기술이기 때문에 디지털 카메라나 휴대전화 카메라 모듈에 채용되고 있다. 관통전극은 이들의 카메라 모듈에 한정되지 않고 범용성의 높은 기술이지만 현재로서는 실리콘 웨이퍼에서의 가공처리를 기반으로 하기 때문에 LSI 시제작만으로도 수 천만엔에서 수 억엔으로 막대한 개발비가 필요하게 되어서 적용분야 및 시장이 확대되지 않고 있는 상황이다.


2-3.png


본 개발에서는 관통전극을 이용한 3차원 반도체의 시제작 가격을 기존의 1/5~1/10로 저감하는 것으로서 3차원 반도체 개발로의 신규 참여 장벽을 내려서 잠재하고 있는 3차원 반도체 개발 요구를 발굴하여 신규 시제작 사업을 획득하는 것을 목표로 하고 있다. 잠재적으로는 습숙도를 올려서 제조공정을 안정화하는 것에 의해서 소량의 제품 수준의 제조 대응도 가능한 것으로 예정되고 있다.


당초 고객은 LSI 개발 Foundry의 LSI Shuttle Service를 이용하고 있는 ASIC, SoC 설계회사 및 대학 등의 연구기관을 Target로 하고 있었다. LSI Shuttle Service는 아래 그림과 같이 복수의 디자인을 조합시켜서 제조하는 파운드리의 시제작 서비스이다. 통상 4~5㎜에 각 Area를 1구획으로서 구획마다 과금(課金)되기 때문에 고객은 LSI의 개발비를 억제할 수가 없다. LSI Shuttle Service에서는 Wafer부터 Dicing된 Chip이 납품되기 때문에 관통전극을 형성할 경우에는 본 개발의 성과가 적용된다. 본 개발에서는 Chip에서의 TSV 형성 프로세스 구축을 메인으로 하여 그 이후의 프로세스 이면-재배선 공정, Bump 전극 형성, 실장 시제작 개발을 한다.


구체적으로

(1) Chip Carrier 구조 검토, 개발

(2) Chip Carrier의 Chip 접합공정 검토, 개발

(3) TSV 가공용 Chip Alignment 방법 검토, 개발

(4) TSV 형성 공정 개발

(5) Carrier부터의 Chip 취출공정 개발의 시제작을 통해서 Chip에서의 TSV 형성 및 관련 프로세스를 구축하였다.

 

2-4.png


본 개발의 주된 목적은 웨이퍼 프로세스와 동등의 TSV 형성 프로세스를 실현하는 것과 동시에 3차원 반도체의 시제작 가격을 1/5~1/10로 저감하는데 있다. 결과로서는 기술과 가격 다같이 달성 지표를 명백히 하고 있어 사업화의 향방이 될 수 있다고 본다. 또한 본 개발에 의해서 새로운 고부가가치화를 도모하기 위해서는 TSV 직경과 Pitch의 축소화, 수율의 향상에 의한 Cost 저감 등의 과제도 명확히 되고 있다. 이상 한 개의 예를 제시하였으나 시제작 서비스의 질과 폭을 넓히는 연구를 한층 더 추진하고 있다.



4. 3차원 반도체와 관련한 최근 일련의 업계 동향

 

3차원 반도체에 관해서 업계의 동향이 본격적인 사업 대응으로 향하는 움직임이 가속되고 각사 진영에서 경쟁적으로 발표를 내는 등 최근 일련의 움직임 중에서 특히 주목된 내용을 아래의 항목별로 제시한다.

 

1. 최첨단의 제품

(1) 3차원 NAND Flash 메모리 "V-NAND"

(2) Xilinx와 TSMC의 FPGA 3D-IC 양산화 Altera와 Intel

(3) DRAM 및 Hybrid 메모리 Cube(HMC)의 관계

(4) AMD의 Stack Approach

 

2. 시장의 전개

(1) 3차원 관련 시장

(2) 센서 시장의 전개

(3) Processor(AP) 시장의 전개

 

<저작권자ⓒ전자자료사 & semieri.co.kr 무단전재-재배포금지. >
 
 
 
 
  •   전자자료사(http://www.semieri.co.kr)  |  설립일 :  1987년 11월 11일  |  대표이사 : 김치락  |  우.06754 서울시 서초구 강남대로 25길65 셀라빌딩 3층 
  • 사업자등록번호 : 204-81-25510  |  통신판매신고 : 제 2016-서울서초-1320호
  • 대표전화 : 02-574-2466 [오전 9시!오후6시 / 토, 일, 공휴일 제외(12시~1시 점심)]  |   semieri@semieri.co.kr
  • Copyright © 2016. semieri.co.kr all right reserved.
전자자료사의 모든 콘텐트(기사)는 저작권법의 보호를 받습니다. 무단 전제·복사·배포 등을 금합니다.